Cearching HAJ

## PATENT ABSTRACTS OF JAPAN

(11) Publication number:

07-095098

(43) Date of publication of application: 07.04.1995

(51) Int. CI.

HO3M 13/12 H04L 25/08

H04L 25/497

(21) Application number : 05-256503

(71) Applicant: CANON INC

(22) Date of filing:

20. 09. 1993

(72) Inventor: KOBAYASHI KAZUNA

AIDA AKIRA


TANAKA YASUYUKI

## (54) SIGNAL PROCESSING UNIT

### (57) Abstract:

PURPOSE: To simplify the circuit configuration implementing maximum likelihood decoding and to improve the operating speed.

CONSTITUTION: The processing unit is provided with a 1st comparator means 25 comparing a difference between branch metric values fed from a latch circuit 17 and a difference between metric values stored in a latch circuit 31 and a 2nd comparator means 27 comparing a difference between branch metric values fed from a latch circuit 19 and a difference between metric values stored in the latch circuit 31. Then decoded data are confirmed based on a comparison output and a switch 29 is controlled. Thus, the difference between the selected metric values is stored in the latch circuit 31 to eliminate the need for a means preventing overflow of data latched in the latch circuit 31 and an addition means having



been required for a conventional feedback loop for path metric. Then the circuit scale of a Viterbi decoder is reduced considerably and the configuration of the feedback loop of path metric is decreased.

### LEGAL STATUS

[Date of request for examination] [Date of sending the examiner's decision of rejection] [Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for

application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998, 2000 Japan Patent Office

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平7-95098

(43)公開日 平成7年(1995)4月7日

(51) Int.Cl.<sup>6</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

H03M 13/12 H04L 25/08 8730-5 J

25/497

B 9199-5K

9199-5K

審査請求 未請求 請求項の数1 FD (全 11 頁)

(21)出願番号

(22)出願日

特願平5-256503

(71)出願人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

平成5年(1993)9月20日

(72)発明者 小林 一菜

東京都大田区下丸子3丁目30番2号 キヤ

ノン株式会社内

(72) 発明者 合田 亮

東京都大田区下丸子3丁目30番2号 キヤ

ノン株式会社内

(72)発明者 田中 康之

東京都大田区下丸子3丁目30番2号 キヤ

ノン株式会社内


(74)代理人 弁理士 國分 孝悦

### (54) 【発明の名称】 信号処理装置

#### (57)【要約】

【目的】 最尤復号を行う回路の構成を簡素化するとと もに、動作速度を向上させる。

【構成】 ラッチ回路17から供給されるブランチメトリックの差とラッチ回路31に保存しているメトリックの差との比較を行う第1の比較手段25、およびラッチ回路19から供給されるブランチメトリックの差との比較を行う第2の比較手段27を設け、その比較出力に基づいるメトリックの差をの比較手段27を設け、その比較出力に基づいることによって選択されたメトリックの差をラッチである1に保持するようにして、ラッチ回路31に保持するようにして、ラッチ回路31にテナチンはで表のバスメトリックのフィードバックループの構成を短くする。



【特許請求の範囲】

【請求項1】 パーシャルレスポンスPR(1、1)方 式またはパーシャルレスポンスPR(1、0、1)方式 を用いて最尤復号を行う信号処理装置であって、

ł

外部から供給されるブランチメトリックの差と、保持し ている過去のメトリックの差との比較を行う比較手段

上記比較手段の比較出力に基づいて、上記外部から供給 されるブランチメトリックの差または保持している過去 のメトリックの差を新たなメトリックの差として保持す 10 る保持手段と、

上記比較手段の比較出力に基づいて復号データを確定す る確定手段とを有する最尤復号装置を備えたことを特徴 とする信号処理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、最尤復号を行うための 信号処理装置に関し、特に、ビタビ復号器を備えた信号 **処理装置に関する。** 

[0002]

【従来の技術】従来から、良好なデジタル伝送を実現す るための最尤復号の具体的な一手法として、ビタビ復号 が知られている。ビタビ複合は、保存されているパスメ トリックと入力データ列から求めたブランチメトリック

$$m_k$$
 (s<sub>1</sub>) = max { $m_{k-1}$  (s<sub>0</sub>),  $m_{k-1}$  (s<sub>1</sub>) + d<sub>k</sub> -A/2}

… (1)式  $m_k$  (s<sub>0</sub>) = max { $m_{k-1}$  (s<sub>1</sub>),  $m_{k-1}$  (s<sub>0</sub>) - d<sub>k</sub> -A/2} … (2)式

ここで、s。、s, は2つの状態、m, (s, ) は、k の時刻における状態 s. へのメトリック、d. は、kの 30 時刻における入力信号、を示している。

【0006】ビタビ復号では、(1)式、(2)式によ る処理を逐次的に行い、最も確からしいパスを推定する ことによってデータを復号するようにしている。

【0007】図10は、上記の(1)式、(2)式を実 行するための具体的な構成を示すプロック図であり、図 10において、A/D変換された多値の入力信号 d 、は、入力端子101を介して入力され、加算手段10 3と減算手段105にそれぞれ供給される。上記加算手 段103において、入力信号d、に-A/2が加算さ れ、その結果はラッチ回路107に供給されて保持され る。一方、上記減算手段105においては、入力信号d 、から-A/2が減算され、その結果はラッチ回路10 9に供給されて保持される。

[0008] 図10の回路には、第1の状態のメトリッ クm、」(s」)を保持するためのラッチ回路123 と、第2の状態のメトリックm。」(s。)を保持する ためのラッチ回路125とが設けられている。

【0009】ラッチ回路123は、保持している第1の 状態のメトリックm<sub>4-1</sub> (s,) を、比較手段119の 50

とを幾つかの組み合わせで加算する。そして、その加算 結果を比較して新しいパスメトリックを選択するという 処理を続けることによって、最も確からしいパスを確定 してデータを復号するようにしている。

[0003] このため、復号器への入力情報は、その前 後の情報に対して、何らかの相関を有している必要があ るが、これに対しては、符号間干渉を利用するパーシャ ルレスポンス等化との組み合わせによって、復号利得を 高める効果が知られている。パーシャルレスポンスは、 制御可能な符号間干渉を許容し、この符号間干渉を利用 して符号のスペクトラムを整形することにより、伝送効 率を向上させるようにしたものである。 ~

【0004】パーシャルレスポンスは、幾つかの符号変 換があるが、このうちPR(1、1)方式と呼ばれるも のは、信号の電力スペクトラムを低周波側に集中できる ため、高周波部の雑音を低減できるという特徴を持つ。 このPR (1、1) 方式の基本的な原理については、例 えば、Lender, A., "The Duobinary Technique for High Speed Data Transmission, " IEEE Trans. Comm and E 20 lectron, vol. CS-5, pp214-218, May 1963 に詳しく説明

【0005】上記文献に示されPR(1、1)方式をビ タビ復号と組み合わせることにより、以下に示す式が導 き出される。

一方の入力端子a3、切り換え手段121の入力端子b 4、加算手段111にそれぞれ供給する。

[0010] また、ラッチ回路125は、保持している 第2の状態のメトリックm。 . , (s。)を比較手段11 5の一方の入力端子b1、切り換え手段117の入力端 子b2、加算手段113にそれぞれ供給する。

【0011】上記加算手段111は、ラッチ回路107 からの出力値(d、-A/2)と、ラッチ回路123か らの出力されるメトリックm、- 、 ( s , ) とを加算し、 その結果の値(m,... (s,) + d, -A/2) を、上 記比較手段115の他方の入力端子a1に供給する。ま た、上記加算手段113は、ラッチ回路109からの出 力値 (-d, -A/2) とラッチ回路125からの出力 されるメトリックm、、(s。)とを加算し、その結果 の値(m., (s。) - d. - A/2) を上記比較手段 119の他方の入力端子a3に供給する。

【0012】上記比較手段115は、供給された2つの 入力信号を比較し、その比較結果を切り換え手段117 に供給して、この切り換え手段117を制御するととも に、パスメモリ127に供給する。この切り換え手段1 17は、上記ラッチ回路125から入力されるメトリッ クm,,, (s。) と、加算手段111からの入力値(m 3

 $(s_1) + d(-A/2)$ とを、比較手段 115 からの結果に応じて選択して出力する。そして、その出力は、ラッチ回路 123 に入力され、次のクロックで更新されたメトリック $(s_1)$ として保持される。

【0013】同様に、比較手段119は、供給された2つの入力信号を比較し、その比較結果を切り換え手段121に供給して、この切り換え手段121を制御するとともに、パスメモリ127に供給する。この切り換え手段121は、上記ラッチ回路123から入力されるメトリックm、(s)と、加算手段113からの入力値 10(m、(s)-d、-A/2)とを、比較手段119からの結果に応じて選択して出力する。そして、その出力は、ラッチ回路125に入力され、次のクロックで更新されたメトリックm、(s)として保持される。

【0014】比較手段115、119の各比較結果により最も確からしいバスが選び出され、最尤状態信号としてパスメモリ127から出力端子129に出力される。 【0015】

【発明が解決しようとする課題】しかしながら、上述の 20 従来例においては、加算手段111の後に比較手段115を設け、この比較手段115の比較結果に基づいて、切り換え手段117を切り換えることによって、上記加算手段111の出力またはラッチ回路125の出力をラッチ回路123に選択的に供給するというフィードバックループを必要としている。そのため、上記ラッチ回路123にラッチされた値は、逐次増加して必ずオーバーフローしてしまうので、このオーバーフローを防止するための手段が必要であった。

【0016】同様に、ラッチ回路125についてもオー 30 パーフローを防止するための手段が必要であった。また、パスメトリックのフィードバックループの中に加算手段111、113、比較手段115、119、切り換え手段117、121、ラッチ回路123、125が必要とされる。このため、パスメトリックのフィードバックループが長くなってしまうので、ビタビ復号器の動作速度が遅くなってしまうという欠点があった。

【0017】本発明は、上述のような実情に鑑みてなされたもので、最尤復号を行う回路の構成を簡素化するとともに、動作速度を向上させることを目的とする。

[0018]

【課題を解決するための手段】本発明の信号処理装置は、パーシャルレスポンスPR(1、1)方式またはパーシャルレスポンスPR(1、0、1)方式を用いて最大復号を行う信号処理装置であって、外部から供給されるプランチメトリックの差と、保持している過去のメトリックの差との比較を行う比較手段と、上記比較手段の比較出力に基づいて、上記外部から供給されるブランチメトリックの差または保持している過去のメトリックの差を新たなメトリックの差として保持する保持手段と、

上記比較手段の比較出力に基づいて復号データを確定する確定手段とを有する最尤復号装置を備えたことを特徴 としている。

[0019]

【作用】本発明の信号処理装置は、復号データを確定するために必要な情報は、2つの状態のメトリックの差があればよく、必ずしもメトリックの絶対値は必要としないことを利用して、ブランチメトリックの差とメトリックの差とを比較するとともに、その比較出力に基づいて復号データを確定するようにすることにより、オーバーフローを防止するための手段を不要にして回路規模を小さくするとともに、加算手段を不要にしてバスメトリックのフィードバックループを短くするようにしている。【0020】

【実施例】以下、図面を参照しながら、本発明の信号処理装置の一実施例について説明する。図1は、本発明の第1実施例による信号処理装置の概略構成を示すブロック図である。

【0021】図1において、入力端子1から入力されたデジタル信号(矩形波信号)は、再生アンプ2で増幅された後、イコライザ3に供給されて、PR(1、1)の等化方式により波形整形される。このイコライザ3からの出力信号は、A/D変換器4によってデジタル化された後、ビタビ復号器5に入力信号d、として供給される。そして、ビタビ復号器5によって復号された復号データは、出力端子8を介して出力される。

[0022] また、上記A/D変換器4およびビタビ復号器5は、制御回路7から供給される制御信号によって駆動制御される。この制御回路7は、PLL回路6から供給される所定の周波数の基準クロック信号に基づいて、上記各制御信号を生成するようになっている。

【0023】さらに、第1実施例による上記イコライザ3は、イコライジング回路3aとゲイン制御回路3bとから構成されており、このゲイン制御回路3bは、上記ピタビ復号器5に供給される入力信号d、が、最適なレベルになるようにゲイン制御を行う。

[0024] すなわち、ビタビ復号の場合は、例えば積分検出の場合と比べて、所定のレベル範囲内で誤り率を低くできることが判明した。そこで、本実施例においては、上記ゲイン制御回路3bにおいて、入力信号d、のレベルをそのような所定のレベルに制御することによって、正確なビタビ復号を行うことができるようにしている。

【0025】次に、本発明の第1実施例の信号処理装置の概略動作について説明する。図2(A)に示すような記録データに基づいて、図2(B)に示すような記録信号を、記録ヘッドによって磁気テープに記録する。そして、この記録信号を、再生ヘッドによって再生することによって得られるヘッド出力を、上記イコライザ回路30によって波形整形することによって、図3(C)に示す

5

ような再生信号が得られる。

[0026] ここで、本来の復号データは、図2(D) に示すような値であるにもかかわらず、t=2およびt=6におけるヘッド出力にノイズが混入した場合を考え る。例えば、t=2におけるサンプリングデータは、本 来は「0」でなければならないにもかかわらず「0. 3」となり、t=6におけるサンプリングデータは、本 来は「0」でなければならないにもかかわらず「-0. 6」となった場合、このようなサンプリングデータに基 づく復号データは、図2(F)に示すように、図2・

(D) に示す本来の復号データと異なるものとなり、正 確な再生データが得られなくなってしまう。

【0027】そして、このようなノイズ等に基づく誤り は、図3に示す斜線部分に相当し、本来は「1」である にもかかわらず、「0」と判断してしまう誤りと、本来 は「-1」であるにもかかわらず、「0」と判断してし まう誤り、および本来は「0」であるにもかかわらず、 「1」または「-1」と判断してしまう誤りとからなっ ている。

【0028】また、このような誤りは、図3に示すよう 20 るプランチメトリックも「0」となる。 に、各サンプリングデータの「1」、「0」、「-1」 となる確率が各々ガウス分布となるために、磁気記録再 生を行う場合は不可避的な誤りとなる。

【0029】そこで、本実施例においては、上記ピタビ 復号器5において、過去(t=k-1)のメトリック (パスメトリック) の差 $\{m_{k-1} (s_i) - m_{k-1} (s_i)\}$ 。)〉と、現在(t=k)の入力データに基づくブラン チメトリックの差 (d<sub>k</sub> +A/2、d<sub>k</sub> -A/2) との

$$m_k$$
 (s<sub>1</sub>) -  $m_k$  (s<sub>0</sub>)  
= $m_{k-1}$  (s<sub>0</sub>) -  $m_{k-1}$  (s<sub>0</sub>)

となる。

【0034】また、図4(Z)の場合におけるメトリッ クは、

$$m_k$$
  $(s_1) = m_{k-1}$   $(s_1) + d_k - A/2$   
 $m_k$   $(s_1) - m_k$   $(s_0)$   
 $= m_{k-1}$   $(s_1) - m_{k-1}$   $(s_1)$ 

となる。

クは、

$$m_k$$
 (s<sub>1</sub>) =  $m_{k-1}$  (s<sub>0</sub>)  
 $m_k$  (s<sub>1</sub>) -  $m_k$  (s<sub>0</sub>)  
=  $m_{k-1}$  (s<sub>1</sub>) -  $m_{k-1}$  (s<sub>0</sub>)

となる。すなわち、この場合は、先に保存されているt = k-1におけるメトリックの差となる。

【0036】そして、ピタピ復号の場合は、最も確率的 に大きなパスを最適なパスとして選択するため、本実施 例においては、上述の3通りの場合におけるメトリック (プランチメトリック) の差の値の内から最も大きな値 50 して入力された入力信号 d、は、正負反転手段 5 1 によ

比較を行い、この比較結果に基づいて現在のパスメトリ ックを選択して、正確な復号データを得るようにしてい

【0030】以下に、この原理を説明する。前記の

(1) 式および(2) 式における各メトリックの値は、 図4 (X) に示すように、t=k-1 における S。 の状 態からt=kにおけるs、の状態に至るプランチメトリ ックは「0」となり、t=k-1におけるs。の状態か らt=kにおけるs。の状態に至るプランチメトリック 10 は「-d、-A/2」となる。

【0031】また、図4(Z)に示すように、t=k-1 における s の状態から t = k における s の状態に 至るプランチメトリックは「O」となり、t=k-1に おけるs, の状態からt = kにおけるs, の状態に至る ブランチメトリックは「d<sub>k</sub> – A/2」となる。

【0032】さらに、図4(Y)に示すように、t=k -1におけるs。の状態からt = kにおけるs、の状態 に至るプランチメトリックは「0」となり、 t=k-1 におけるs, の状態からt = kにおけるs, の状態に至

[0033] 一方、t=k-1から t=kに至るプラン チメトリックは、上述のような図4の(X)(Y)

(Z) の3通りしかなく、図4 (X) の場合におけるメ トリックは、

 $m_k$  (s<sub>i</sub>) =  $m_{k-1}$  (s<sub>0</sub>)  $m_k$  (s<sub>0</sub>) =  $m_{k-1}$  (s<sub>0</sub>) -  $d_k$  - A/2 となる。したがって、t = k - 1からt = kに至るブラ ンチメトリックの差は、

$$=m_{k-1}$$
 (s<sub>0</sub>)  $-m_{k-1}$  (s<sub>0</sub>)  $+d_k$   $+A/2$   $=$   $d_k$   $+A/2$  ... (3)  $\vec{\pi}$ 

 $m_k (s_0) = m_{k-1} (s_1)$ 

となる。したがって、t=k-1からt=kに至るプラ ンチメトリックの差は、

$$=m_{k-1}$$
 (s<sub>1</sub>)  $-m_{k-1}$  (s<sub>1</sub>)  $+d_k$   $-A/2 = d_k$   $-A/2$  ... (4)  $\pm$ 

 $m_k (s_0) = m_{k-1} (s_1)$ 

【0035】また、図4(Y)の場合におけるメトリッ 40 となる。したがって、t=k-1から t=kに至るメト リックの差は、

#### … (5)式

を選択し、その値に対応したパスを最適なパスとして選 択する。

【0037】次に、第1実施例の信号処理装置における ビタビ復号器5の一実施例について図5を参照しながら 説明する。ビタビ復号器5において、入力端子11を介 7

って正負反転されたされた後、加算手段13、15に入 力される。

【0038】第1の加算手段13は、入力信号に-A/2を加算することによって、ブランチメトリックの差(前記(3)式の正負を反転したもの)を生成して、第1のラッチ回路17に供給する。また、第2の加算手段15は、入力信号にA/2を加算することによって、ブランチメトリックの差(前記(4)式の正負を反転したもの)を生成して、第2のラッチ回路19に供給する。【0039】上記第1のラッチ回路17は、保持した信号(-x;-d,-A/2)を第1の比較手段25の一方の入力端子および第1の正負反転手段21に供給する。また、第2のラッチ回路19は、保持した信号(-y;-d,+A/2)を第2の比較手段27の一方の入力端子および第1の正負反転手段23に供給する。

[0040] 一方、第3のラッチ回路31は、所定のタイミングにおける確率(尤度)データ(パスメトリック)の差( $y; m_{k-1}$  ( $s_1$ )  $-m_{k-1}$  ( $s_0$ ) を保持しており、このデータを上記各比較手段25、27の他方の入力端子および切り換え手段29に供給する。

【0041】上記第1の比較手段25は、上述のように 供給される2つの入力信号を比較した後、その比較出力 を上記切り換え手段29に供給して、この切り換え手段 29を制御する。また、第1の比較手段25は、パスメ モリ33にメモリ制御信号を供給する。

[0042] 同様に、上記第2の比較手段27は、上述のように供給される2つの入力信号を比較した後、その比較出力を上記切り換え手段29に供給して、この切り換え手段29を制御する。また、比較手段27は、パスメモリ33にメモリ制御信号を供給する。

[0043] 切り換え手段29は、上記第1および第2の比較手段25、27からの比較出力によって切り換え制御される。すなわち、第1のラッチ回路17からの信号を第1の正負反転手段21によって正負反転を行った入力信号  $d_x + A/2$ 、第2のラッチ回路19からの信号を第2の正負反転手段23によって正負反転を行った入力信号  $d_x - A/2$ 、第3のラッチ回路31からの入力信号のいずれかを選択して出力する。そして、この出力は、新たなパスメトリックとして上記第3のラッチ回路31に供給されて保持される。

【0044】ここで、この切り換え手段29は、上記第1の比較手段25の出力と第2の比較手段27の出力とに従って、図6に示すように、上記第1の正負反転手段21の出力(x; d, +A/2; (3)式の正負を反転したもの)、上記第3のラッチ回路31の出力(y)、上記第2の正負反転手段23の出力(z; d, -A/2; (4)式の正負を反転したもの)のうちのいずれかを選択的に切り換えるようなスイッチング制御を行う。そして、この選択出力は、最新のパスメトリックの差として上記第3のラッチ回路31に供給されて保持され

る。

【0045】また、上記比較回路25、27は、図7に示すように、その比較出力に基づいて、上記パスメモリ33のメモリ制御を行うことによって、パスを確定させていく。

8

[0046] すなわち、本実施例においては、t=kにおける比較手段 25、27からの比較出力の組み合わせに基づいて、t=k-1から t=kにかけての状態遷移を図 3に示した 3 つの状態(X, Y, Z)のいずれかと判定する。そして、この結果に基づいて、上記パスメモリ 3 3 の内容を制御して最も確からしいパスを確定させ、出力端子 3 5 から復号データを出力するようになっている

[0047] なお、図4に7す3つの状態X、Y、Zは、メトリックの差(y)とブランチメトリックの差(x, z)の大小関係において、

第1の状態X · · · · x < y 第2の状態Y · · · · x ≥ y ≥ z 第3の状態Z · · · · y < z

20 のような関係となる。

[0048] また、上記パ8メモリ33の構成自体は一般的なものであり、図示しない2つの入力端子から各々供給される「1」、「0」の各データ列を上記各比較手段25、27からの比較出力に応じて交互に修正することによって、上記出力端子35から復号データを出力するものである。

【0049】次に、第1の実施例のピタピ復号器5の動作を、図2に示したサンプリングデータd、が入力された場合について、図7を参照しながら説明する。まず、30 図7において、t=1のタイミングにおける上記正負反転手段21の出力(x)は1.5となり、上記第3のラッチ回路31の出力(y)は0となり、上記第2の正負反転手段23の出力(z)は0.5となる。

【0050】したがって、これらx、y、zの値を比較するとy<zとなり、図6を参照して第3の状態2が選択される。これによって、t=1のタイミングにおける入力データd、に基づくt=0からt=1にかけての状態遷移は、図7に示すように、s, からs, に至るパスと、s, からs。に至るパスとが考えられる。

【0051】同様に、t=1のタイミングにおける入力データd、に基づく t=0から t=1にかけての状態遷移を判定すると、y くz となるから図 6 を参照して第 3 の状態 2 が選択される。したがって、この t=2 のタイミングで、t=0 から t=1 にかけてのパスは、図 7 に示すように、 $s_1$  から $s_2$  に至るものであることが確定する。

【0052】以下、このような判定動作を繰り返すことによって、図7に示すように、t=9のまでの入力データd、に基づいてt=7までのパスが確定し、これによってt=7までの復号が完了する。

[0053] そして、このように復号されたデータと、図2(D)に示す本来の復号データとを比較すると、本実施例によって得られた復号データは、t=2およびt

実施例によって得られた復号データは、 t = 2 および t = 6 の入力データが誤っているにもかかわらず正しいものが得られることがわかる。このように、本実施例における信号処理装置によれば、ノイズの影響を受けることなく正確な信号処理を行うことができる。

【0054】また、本実施例の信号処理装置においては、上記ラッチ回路31に保持される値を、メトリックの差あるいはブランチメトリックの差自体とすることに 10よって、比較的狭いレンジ (-2A<d、<2A) 内に留めることができる。その結果、第3のラッチ回路31のオーバーフローを未然に防止することができる。

【0055】すなわち、図10に示す従来例におけるラッチ回路123に保持される値は、ラッチ回路125の出力値 $m_{k-1}$  (s。)、またはラッチ回路107とラッチ回路123との出力の和( $m_{k-1}$  (s,)+ $d_k$ -A/2)である。また、ラッチ回路125に保持される値は、ラッチ回路123の出力  $m_{k-1}$  (s,) またはラッチ回路109とラッチ回路125との出力の和( $m_{k-1}$  (s。)+ $d_k$ +A/2)である。そのため、これらの値が積算されて、ラッチ回路123、125に保持される値が極めて大きくなる可能性があった。

【0056】これに対して、図5に示すように、本実施例におけるラッチ回路31に保持される値は、上述したようなメトリックの差の値であるため、一定範囲内の値となる。したがって、本実施例によれば、従来必要であった上記ラッチ回路のオーバーフロー防止手段が必要なくなり、ビタビ復号器5の回路規模を大幅に小さくすることができる。

【0057】また、従来のパスメトリックのフィードバックループに必要であった加算手段(図10における加算手段111、113)が不要となるため、パスメトリックのフィードバックループを短くすることができる。これにより、ビタビ復号器5の動作速度を向上させることができ、このためデレビレートでのビタビ復号を実現することができる。

【0058】次に、本発明の信号処理装置に用いられる ビタビ復号器の第2の実施例を図面を参照しながら説明 する。なお、ビタビ復号器の第2の実施例の説明におい 40 ては、図5に示すビタビ復号器の第1の実施例と同一の 部分には同一の符号を付して詳細な説明は省略する。図 8は、本発明の信号処理装置に用いられるビタビ復号器 の第2の実施例の概略構成を示すブロック図である。

 $[0\ 0\ 5\ 9]$  このビタビ復号器の第2の実施例は、ビタビ復号器の第1の実施例の状態Yの場合におけるパスメトリックの保存のための構成を変更したものである。

【0060】図8において、第1のラッチ回路17は、 保持した信号(-x:-d、-A/2)を第1の比較手 段25の一方の入力端子および第1の正負反転手段21 50

に供給する。また、第2のラッチ回路19は、保持した信号 (-y;-d、+A/2)を第2の比較手段27の一方の入力端子および第2の正負反転手段23に供給する。

【0061】第1の正負反転手段21は、第1のラッチ回路17から供給された信号-xの正負を反転し、その出力信号xを第1のスイッチ51に供給する。また、第2の正負反転手段23は、第2のラッチ回路19から供給された信号-zの正負を反転し、その出力信号zを第2のスイッチ53に供給する。

【0062】第1の比較手段25は、図6に従って入力信号-xとyとを比較し、その出力信号を第1のスイッチ51とノアゲート回路55に供給する。また、第2の比較手段27は、図6に従って入力信号-zとyとを比較し、その出力信号を第2のスイッチ53とノアゲート回路55に供給する。ノアゲート回路55は、その出力信号をクロックイネーブル付ラッチ回路57のクロックイネーブル端子に供給する。

【0063】このような構成において、上記第1の比較 10 手段25がx < y と判定した場合、すなわち、図4の状態 Xの場合は、上記第1のスイッチ51が閉じられ、第1の正負反転手段21の出力信号 x がクロックイネーブル付ラッチ回路57でラッチされる。また、上記第2の比較手段27が y < z と判定した場合、すなわち、図4の状態 Z の場合は、上記第2のスイッチ53が閉じられ、第2の正負反転手段23の出力信号z がクロックイネーブル付ラッチ回路57でラッチされる。

【0064】さらに、上記第1の比較手段25が $x \ge y$  と判定し、上記第1の比較手段27が $y \ge z$  と判定した場合、すなわち、図4の状態Yの場合は、上記第1および第2のスイッチ51、53のいずれもが閉じられず、ノアゲート55の出力信号によってクロックイネーブル付ラッチ回路57のクロックイネーブルがディスエーブルされ、1クロック前のパスメトリックの差がそのまま保持される。

[0065]上述の各実施例から明らかなように、上記の状態Yにおいてはパスメトリックの差の値が更新されず、そのための構成としては上述の実施例に限定されるものではなく、種々の構成であってもよい。

【0066】次に、本発明の第2実施例による信号処理 装置について、図面を参照しながら説明する。

【0067】第1実施例による信号処理装置は、PR (1、1)の再生データを復号するものであるが、第2 実施例による信号処理装置は、PR (1、0、1)の再生データを復号するものである。すなわち、PR (1、0、1)の場合は、入力されるデータ列を時間方向に偶数データと奇数データとに分け、その各々のデータ列に対して本実施例に示すビタビ復号器を用いることによって、再生データの復号を行うようにしたものである。

【0068】図9は、本発明の第2実施例による信号処

理装置の概略構成を示すブロック図である。

【0069】図9においては、図1に示す第1実施例による信号処理装置と同様に、入力端子61から入力されたデジタル信号(矩形波信号)は、再生アンプ62で増幅された後、イコライザ63に供給されて、PR(1,0,1)の等化方式により波形整形される。

11

【0070】このイコライザ63からの出力信号は、A / D変換器64によってデジタル化された後、正負反転手段65によって正負の反転が施される。そして、正負 反転手段65からの出力信号は、スイッチ回路66を介 10 して、2つのビタビ復号器67、68に入力信号 - d、として供給される。2つのビタビ復号器67、68によって復号された復号データは、スイッチ回路69を介して、出力端子70から出力される。

【0071】また、上記A/D変換器64、スイッチ回路66、69、ビタビ復号器67、68は、制御回路72から供給される制御信号によって駆動制御される。この制御回路72は、PLL回路71から供給される所定の周波数の基準クロック信号に基づいて、上記各制御信号を生成するようになっている。

[0072] 本実施例においては、2つのビタビ復号器67、68をこの基準クロック信号に同期させて選択的に切り換えて使用することによって、各ビタビ復号器67、68における動作速度を約半分にすることができるとともに、PR(1、0、1)の再生データの復号を行うことができる。

### [0073]

【発明の効果】本発明は上述したように、外部から供給 されるプランチメトリックの差と保存しているメトリッ クの差との比較を行う比較手段を設けるとともに、その 30 比較出力に基づいて復号データを確定し、比較出力に基 づいて選択されたメトリックの差を新たなメトリックの 差として保持手段に保持するようにしたので、オーバー フローを防止するための手段、および従来のパスメトリ ックのフィードバックループに必要であった加算手段を 不要にでき、ビタビ復号器の回路規模を大幅に小さくす ることができるとともに、パスメトリックのフィードバ ックループの構成を短くすることができる。したがっ て、本発明によれば、最尤復号を行う回路の構成を簡素 化することができるとともに、動作速度を大幅に高速化 40 することができ、これにより、例えばテレビレートでの 復号処理を行うことが可能な回路を、簡単な回路構成で 実現することができる。

【図面の簡単な説明】

【図1】本発明の信号処理装置の第1実施例を示し、信号処理装置の概略構成を示すプロック図である。

【図2】本発明の第1実施例の信号処理装置による記録、再生波形とデータを示す図である。

【図3】一般的なパーシャルレスポンスの特性を示す図である。

【図4】本発明の信号処理装置の一実施例によるパスの 分類を示す図である。

【図5】本発明の第1実施例の信号処理装置に用いられるピタピ復号器の第1の実施例の概略構成を示すプロック図である。

【図 6】本発明の信号処理装置の一実施例による比較手段の判定基準を示す図である。

【図7】本発明の第1実施例によるデータ系列およびトレリス線図を示す図である。

【図8】本発明の第1実施例の信号処理装置に用いられるビタビ復号器の第2の実施例の概略構成を示すブロック図である。

20 【図9】本発明の第2実施例を示し、信号処理装置の概略構成を示すプロック図である。

【図10】従来のビタビ復号器の概略構成を示すブロック図である。

#### 【符号の説明】

1、11、61 入力端子

2、62 アンプ

3、63 イコライザ

3 a イコライジング回路

3 b ゲイン制御回路

4 64 A/D変換器

5、67、68 ピタビ復号器

6、71 PLL回路

7、72 制御回路

8、35、70 出力端子

13、15 加算器

17、19、31、57 ラッチ回路

21、23、65 正負反転手段

25、27 比較手段


29 切り換え手段


0 33 パスメモリ

51、53 スイッチ


55 ノアゲート回路

66、69 スイッチ回路










## 【図5】




[図6]


xとyとの比較	yとzとの比較	切换手段29	状態
x < y	どちらでもよい	×を選択	×
×2y	y≥z	<b>yを選択</b>	У
どちらでもよい	y < z	2を選択	z

# [図7]


	`dk	x;dk+A/2	x, ck-A/2	у	状聪
t=0			· . <del>:</del> :		
t=1 .	1	1.5	0.5	0	Z
t=2	0.3	0.8	-0.2	0.5	Z
t=3	. 0	0.5	-0.5	-0.2	Υ,
t=4	0	0.5	0.5	-0.2	Y
t=5	1	1.5	0.5	-0.2	Z
t=6	-0.6	-0.1	-1.1	0.5	Y
t=7	0	0.5	-0.5	0.5	Y
t=8	1	1.5	0.5	0.5	Z
t=9	0	0.5	-0.5	0.5	Y
				0.5	



[図8]



[図9]



[図10]

